(1) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—119379

DInt. Cl.3

G 09 F 9/30 G 02 F 1/133

H 01 L 27/10 27/12 識別記号

庁内整理番号

6615-5 C 7348-2 H

6655-5 F

8122-5F

砂公開 昭和59年(1984)7月10日

発明の数 1 審査請求 有

(全 6 頁)

Ø薄型表示装置

邻特

願 昭57-226716

②出 顯 昭57(1982)12月27日

⑦発 明 者 鈴木幸治

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑩発 明 者 池田光志

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑩発 明 者 青木寿男

川崎市幸区小向東芝町1番地東京芝浦電気株式会社総合研究所

内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江武彦 外:

外2名

明 細 書

1. 発明の名称

神型表示装置

2.特許請求の範囲

(1) 絶線性基板上に接地導体膜を介して絶線 腹を形成し、との絶縁膜上に、互いに平行に配 列された複数本のアドレスラインと、これらの プドレスラインと直交して互いに平行に配列さ れた複数本のデータラインと、これらデータラ インとアドレスラインの各交点位置に配置され ソース、ゲートがそれぞれデータライン、アド レスラインに接続された複数のスイッチングト ランジスタと、これら各スイッチングトランジ スタのドレインに一端が接続され他端が前記接 地導体膜に接続された蓄積容量とを換積形成し てたるトランシスタマトリクスアレイを用いて 裂示 架子を駆動する海型表示装置にないて、削 記接地導体膜を、前記アドレスラインと平行し てかつアドレスラインと直ならないように複数 本の帯状パターンに配数したことを特徴とする

薄型表示装置。

(2) 前記表示素子が液晶であり、前記スイ・ チングトランジスタが海膜トランジスタである 特許請求の範囲第1項記轍の海型表示装置。

3. 発明の詳細を説明

(発明の技術分野)

本発明は、トランジスタをマトリクスアレイ に構成して駆動回路として用いた薄型製示装能 の改良に関する。

(発明の技術的背景)

近年スイッチングトランジスタをマトリクフアレイに構成して駆動回路とした様型表に設けが注目されている。この方法は、基板上に設けられたスイッチングトランジスタマトリクスをドットに面像情報をマトリクスアレイ上に設けられた液は海に表示を行ない、所望の面像を得ようとする。であり、従来の表示装置の主流でもった。

第1図はトランシスタマトリクスアレイの基本構成を示す概略図である。表示画面はたてm本、横n本のマトリクス状に分割され全部でm・n個の単位画業に分割されている。各マトリクスの交点 Cii . Cii ... Cii ... Cmnはスイッチングトランシスタによるメモリ 機能を持つ画案回路が格成されており、ことに各画業の画像情報が

第3図は2個のスイッチングトランジスタ 31 a・31 b を用いるもので、面像信号は第 2 図と同様な原理により、トランジスタ31 a のスイッチングにより容益33に警視される。 面米 Cij の動作タイミングは第2図の場合と同 書えられ、この情報に従ってマトリクスアレイ上に設けられた液晶、EL又はESMの各両米に対応した領域で表示が実現されるようになっている。

具体的な画素回路は第2図又は第3回に示さ れるような単純な構成のものが使用されている。 とれは高精細な設示面面を得るためには、マト リクスの大きさm·nが非常に大きくなり、高 歩留りでマトリクスアレイを作成するためには より単純な回路が望まれるためである。湖2図 は、液晶駆動に用いられる画素回路で尖質的に 直流駆動で表示を行なり場合、第3回はEL教 示のときで、交流駆動表示を行なり場合によく 用いられる回路である。第2凶において21は スイッチングトランジスタ、22は液晶層、23 は画像信号を審積する容量である。トランジス タ21のゲートは第i番目のアドレスラインX。 **に接続され、ソース電極は第1番目のデータラ** インYiに接続されている。アドレスラインXi及 びデータライン Y_i はそれぞれ $V(X_i)$, $V(Y_i)$ の

様にアドレスラインX及びデータラインYjの組織 V(Xi)・V(Yj)により制御される。第3図の場合、画像信号は2つ目のトランシスタ31bのスイッチングを制御し、例えばEL脳などの表示層32の駆動を行なり。第3図では第2図と異なり、表示層32の一端に与える配圧 Vcとして交流低圧を用いることができるため、EL層駆動が可能となる。

47(471,471,471,20以後と 岩雅容散征機を兼ねた設示値機 48(481, 482,3分散 10 大色 10 大

このようなトランジスタマトリクスアレイにおいては、接地導体膜 4 2 が遊板上に一様に設けられるため工程は比較的単純である。しかし、図示のように絶縁層のピンホール 5 3 a · 53b 等を通じて、アドレスライン 4 4 1 あるいは表示電板 4 8 1 が接地導体膜 4 2 と短絡することがしばしば生ずる。ピンホール 5 3 b による形像は、一つの画案欠陥を生ずるだけであるため、

これらが十分に所望のパターンに形成されず、 電極材料が一部のこることが生ずる。

このことは、マトリクスのセルサイズの高精 細化により、アドレスライン44と接地導体膜 42の分離領域が狭くなった場合に、確実な分 壁が難しくなることを意味する。

そして、アドレスライン 4 4 と 接地 海体膜 42 の短絡箇所が 1 つでもあると、これは先のピンホール 5 3 a による欠陥の場合と同様に線欠陥となって現われる。

以上のようなアドレスラインの接地観極との短絡は、大適面の設示装置、大規模なマトリクスアレイでは極めて高い確率で生じうる。一方、表示装置としては、このような致命的な般欠陥は一本でも生ずることが許されないため、従来のトランジスタマトリクスアレイ得違では、大適面の高精細な表示装置を契視することが困難であった。

〔発明の目的〕

本発明は上記の点にかんがみ、提示適面の額

絶縁層のピンホール密度に比例して、欠陥を改善できる。ところがピンホール 5 3 a による欠陥は、そのアドレスライン 4 4 1 によって獣動されるすべての画案回路が動作しなくなるため、線欠陥となってあらわれる。ピンホール密度を改善してもこのような致命的な級欠陥を全くなくすととは大規模をマトリクスアレイでは協めて困難である。

第5図は、このようなピンホールによる欠陥を除くことができるトランジスタマトリクスアレイを用いた例である。第4図と異なる点は、接地導体與42(421,422,……)をアドレスライン44と同一平面上に配設したことである。接地導体與42は勿論、誘板端部で全て接地電位にバイアスされて使用される。

ところが、この構造では、アドレスライン44 と接地導体膜 4 2 を同一導電膜のパターニング により形成することから、パターン形式のマス クの汚れ、露光エッチング時のゴミの影響等で、

欠陥を生じることのないトランジスタマトリクスアレイ構造を用いた複型設示装置を提供する ことを目的とする。

〔発明の概要〕

本発明の概要を第6図を参照して説明する。
同図(a)は本発明によるトランツスタマトリクス
アレイのアドレスライン及び接地海体膜部分の
構造を示す平面図、何図(a)はその A - A'断面図
である。即ち本発明においては、絶談性基板61
上にまず接地海体膜62(621・622・…)
を帯状パターンに複数本配数し、この上に絶缺
度63を介して接地導体膜62と平行してこれ
と重ならないようにアドレスライン64(641

たお、パターニング位置の多少のズレ等は現 実に起こりうるので張地海体級 6 2 とアドレス ライン 6 4 とがマスク合せずれがあっても 変た ちたいように、予め間隙 6 7 を設けておくこと が望ましい。間隙 6 7 の大きさは、 避光装置に よるパターン合わせの許容強程度を考えておけ 本発明においては、アドレスラインと接地導体膜の接触はほぼ完全になくなり、線欠陥のない群型表示パネルを高歩留りで実現することができる。本発明の構造でアドレスラインと接地海体間の接触が生ずるのは、第6 図に示したよりに、絶縁膜63の不完全パターニング領域66に重なる場合であって、このよりに叫省の欠陥が川一

る SiO2 膜1 6 を約 2500 X 堆積し、次に厚さ 2000%の透明導電膜で表示電極 7 7 (7 7) . 11: . …)を形成し、アモルファスシリコン 膜18(18:,182 ,…)を厚さ 1500 🕻 堆 殺してそれぞれ露光エッチング技術により所望 の大きさにパターニングする。そして、厚さ 5000gの AL膜によりソース 電極装データライン 19(191 ,192 ,…)かよびドレイン選 極80(801,802,…)を形成する。そ して厚さ 6000% のスペッタ SiO, 版8 1 を堆積さ せ表示電極 7 7 上の SiO2膜をエッチング除去し てマトリクスアレイを完成させる。表示パネル とするため透明電極82を形成したガラス基板 83をマトリクスアレイに外向させ、この間に 液晶84を封入保護することにより全工程が終 了する。

本実施例の効果を調べるために、第4図および第5図を示す従来構造のトランジスタマトリクスアレイも試作した。それぞれの従来構造のアレイでは、各電極及び絶縁膜の材料、厚み、

箇所に生ずるととは最近のIC製造工程においては極めて確率が低く、殆んど問題にならない 〔発明の実施例〕

第7回(a),(b)は本発明による一吳施例の被品 表示装置の投影平面図とその B - B/断面図です る。トランジスタマトリクスアレイの大きさに アドレスライン数220、データライン数 240 アドレスラインのピッチは 200 Um 、データラ インのピッチは250μm 、全体の表示部は 44×60m で全部で 56400個の画景回路からた る。第7四(a),(b)はその一部を示すものである 製造工程に従って説明すると、ガラス基板11 上に、まず透明導電膜で複数本の最地導体膜2: (121,121,…)をペターニングする。 次に、常圧 CVD 法により約1500%の厚みの S102膜13を堆積させ、その上にアドレスライ ンフィ(フィ:,フィ:,…)を厚さ900人の Mo膜で形成する。接地導体膜ファとアドレスラ イン1 4 は平行でその間隙15 は5 Amとしてあ る。しかる後、CVD 法によりゲート酸化與とな

パターンの大きさ及び形成条件は第7図の実施例と同一としている。その結果、第4図に示す構造では220本のアドレスラインのうち接地電極と短絡して線欠陥となったのは約59であった。又、第5図のものでは約209あった。 これに対し本実施例の場合、このような短絡は全くなくその効果が実証された。

4. 図面の簡単な説明

第1凶はトランジスタマトリクスアレイの構 成を示す図、第2図および第3図は両条回路の 構成例を示す凶、第4凶および第5凶は従来の トランツスタマトリクスアレイを用いた液晶裂 示装置の断面図、第6図(a),(b)は本発明におけ るトランジスタマトリクスアレイの嬰節構成を 示す平面図とそのA - A′断面図、第7図(a),(b) は本発明による一奥施例の液晶表示装置を示す 投影平面図とそのB-B/断面図である。

6 1 … 絶験性基板、 6 2 (6 2 1 . 6 2 2) ... 接地導体膜、63 ... 舱 橡膜、64(641, 6 4 2 , ···) ··· アドレスライン、 7 1 ··· ガラス 7 2 (7 1 1 , 7 2 1 , …) … 掇地導体 … アドレスライン、16… SIO2膜、11(111) 801) ...ドレイン電極、 81 ... S102膜、

饿

Cm2

Cm

Cmi


Cmi-I

… 透明 監 概 、 8 3 … ガラス 整 板 、 8 4 … 液 130


> 出腳人代選人 升型士 鈴 江 武 彦


> > 第 2 凶

31a




Cmn





50 51 49 - 481 45 - 481 421 - 482

18



(b)

